Huaweiは半導体「韜定律」を発表、幾何学の代わりに時間次元を採用し、Q3のKirinチップから論理フォールディングを全面的に採用

Huaweiの半導体事業部総裁である何庭波（He Tingbo）氏は、2026国際回路システム会議（ISCAS 2026）において「韜(τ)の法則（Tao Law）」を正式に発表し、幾何学的微細化に代わる時間的微細化を提唱しました。ロジックフォールディング（logic folding）技術を通じて信号伝播の遅延を継続的に圧縮するこの手法は、中国が半導体分野で独自に打ち出した初の産業発展原則となります。同法則に基づき、Huaweiは過去6年間で381種類のチップの設計と量産に成功しており、2031年にはハイエンドチップのトランジスタ密度が1.4nmプロセスと同等の水準に達する見込みです。（前情提要：白宮與 Anthropic 達成協議，NSA 將全面匯入 Claude AI）（背景補充：DeepSeek V4-Pro 宣布永久降價：API 輸出每百萬 Token 不到臺幣 30 元） Huaweiの取締役兼半導体事業部総裁である何庭波氏は、25日に上海で開催された2026国際回路システム会議（ISCAS 2026）にて「半導体における新たな経路の探索と実践」と題した基調講演を行い、「韜(τ)の法則」を正式に発表しました。これは中国が世界の半導体分野において、産業発展を導く新たな原則を独自に提唱した初の事例であり、中国のチップ技術の道筋が、幾何学的微細化の追随からシステム的な遅延圧縮という全く新しい方向へ転換したことを示しています。金色財経が人民日報の報道を引用したところによると、「韜の法則」の核心概念は、半導体業界が数十年にわたり従ってきた「幾何学的微細化」に代わり、「時間的微細化」を導入することにあります。時定数（τ）のシステム的な低減を目標とし、ロジックフォールディング（logic folding）などの革新技術を通じて信号伝播の遅延を継続的に圧縮することで、トランジスタ密度を絶えず向上させ、半導体と電子システムの持続的な進化を実現します。何庭波氏は講演の中で、この新原則に基づき、Huaweiが過去6年間で端末デバイスからインフラに至るまで、多岐にわたる分野で381種類のチップの設計と量産に成功したと指摘しました。この数字は、米国の制裁圧力下でもチップの自社開発能力を維持するHuaweiの強靭さを示すだけでなく、「韜の法則」が実際の製品イテレーションにおいて初期段階の検証を終えたことを反映しています。これら381種類のチップには、HuaweiのHiSilicon製品ラインが含まれており、Ascend AIアクセラレータチップ、Kunpengサーバープロセッサ、およびKirinスマートフォンチップシリーズなどが挙げられます。米国の輸出規制が強化され続ける中、Huaweiは非米国系のチップ設計・生産チェーンを段階的に構築しており、「韜の法則」こそがこの戦略の技術的理論基盤となっています。何庭波氏は同時に、今秋にHuaweiが次世代のKirinスマートフォンチップを発表する予定であることを予告しました。同チップはロジックフォールディング技術を全面的に採用し、関連性能を大幅に向上させる見込みです。ロジックフォールディング技術は「韜の法則」の重要な実践手段の一つであり、チップ内部のロジックユニットの配置と相互接続構造を再構成することで、先進的なプロセス微細化に依存することなく、性能と消費電力の最適化を実現します。注目すべきは、これが新型Kirinチップにおいて、最先端のナノメートルプロセス（3nm以下など）に依存せず、チップアーキテクチャの革新によってプロセス上の制限を補う可能性を示唆している点です。これは世界の半導体産業の構図にとって深遠な意味を持ちます。もしロジックフォールディング技術が量産で検証されれば、EUV露光装置などの輸出規制に縛られるチップ設計者にとって、新たな技術的経路が開かれることになります。「韜の法則」は、素子、回路、チップからシステムレベルに至るまで、多層的な協調最適化体系を構築しています。トランジスタの線幅縮小を単に追求する従来のMoore’s Lawとは異なり、「韜の法則」はシステムレベルの時定数の観点から出発し、階層を超えた遅延の最適化を追求します。何庭波氏は、2031年までに同法則に基づくハイエンドチップのトランジスタ密度が1.4nmプロセスと同