Huawei công bố "Định luật Đào" (Tao Law) về bán dẫn, thay thế hình học bằng chiều thời gian, chip Kirin sẽ áp dụng logic gấp khúc (logic folding) toàn diện từ Q3

Chủ tịch Bộ phận Kinh doanh Bán dẫn của Huawei, Hà Đình Ba (He Tingbo), đã chính thức công bố "Định luật Thao (τ)" tại Hội nghị Quốc tế về Mạch và Hệ thống 2026, đề xuất thay thế thu nhỏ hình học bằng thu nhỏ thời gian, liên tục nén độ trễ truyền tín hiệu thông qua công nghệ gấp logic, trở thành nguyên tắc phát triển ngành công nghiệp mới đầu tiên do Trung Quốc tự chủ đề xuất trong lĩnh vực bán dẫn. Dựa trên định luật này, Huawei đã thiết kế và sản xuất hàng loạt thành công 381 mẫu chip trong sáu năm qua; dự kiến đến năm 2031, mật độ transistor của chip cao cấp sẽ đạt mức tương đương với quy trình 1,4 nanomet. (Tóm tắt trước đó: Nhà Trắng đạt thỏa thuận với Anthropic, NSA sẽ triển khai toàn diện Claude AI) (Bổ sung bối cảnh: DeepSeek V4-Pro tuyên bố giảm giá vĩnh viễn: API đầu ra mỗi triệu Token chưa đến 30 Đài tệ) Là giám đốc công ty, Chủ tịch Bộ phận Kinh doanh Bán dẫn Hà Đình Ba, vào ngày 25 đã có bài phát biểu chính với chủ đề 〈Khám phá và Thực tiễn Con đường Mới của Bán dẫn〉 tại Hội nghị Quốc tế về Mạch và Hệ thống 2026 (ISCAS 2026) tổ chức tại Thượng Hải, chính thức đề xuất "Định luật Thao (τ)". Đây là lần đầu tiên Trung Quốc tự chủ đề xuất nguyên tắc mới chỉ đạo sự phát triển ngành công nghiệp trong lĩnh vực bán dẫn toàn cầu, đánh dấu lộ trình công nghệ chip của Trung Quốc chuyển từ việc đuổi theo thu nhỏ hình học sang một hướng đi hoàn toàn mới về nén độ trễ mang tính hệ thống. Theo Jinse Finance dẫn báo cáo của Nhân dân Nhật báo, khái niệm cốt lõi của "Định luật Thao" là dùng "thu nhỏ thời gian" thay thế cho "thu nhỏ hình học" mà ngành công nghiệp bán dẫn đã tuân theo trong nhiều thập kỷ, với mục tiêu giảm hằng số thời gian (Thao τ) một cách có hệ thống, thông qua các công nghệ đổi mới như gấp logic (logic folding) để liên tục nén độ trễ truyền tín hiệu, từ đó không ngừng nâng cao mật độ transistor, hiện thực hóa sự tiến hóa bền vững của bán dẫn và hệ thống điện tử. Hà Đình Ba chỉ ra trong bài phát biểu rằng, dựa trên nguyên tắc mới này, Huawei trong sáu năm qua đã thiết kế và sản xuất hàng loạt thành công 381 mẫu chip, bao phủ nhiều lĩnh vực từ thiết bị đầu cuối đến cơ sở hạ tầng. Con số này không chỉ thể hiện sự kiên cường của Huawei trong việc duy trì khả năng tự nghiên cứu chip dưới áp lực trừng phạt của Hoa Kỳ, mà còn phản ánh "Định luật Thao" đã được xác nhận bước đầu trong các vòng lặp sản phẩm thực tế. 381 mẫu chip này bao gồm dòng sản phẩm HiSilicon của Huawei, bao gồm chip tăng tốc AI Ascend, bộ xử lý máy chủ Kunpeng và dòng chip điện thoại Kirin. Trong bối cảnh kiểm soát xuất khẩu của Hoa Kỳ tiếp tục thắt chặt, Huawei dần xây dựng chuỗi thiết kế và sản xuất chip phi Hoa Kỳ, và "Định luật Thao" chính là nền tảng lý thuyết kỹ thuật của chiến lược này. Hà Đình Ba đồng thời báo trước rằng, vào mùa thu năm nay Huawei sẽ ra mắt thế hệ chip điện thoại Kirin mới, áp dụng đầy đủ công nghệ gấp logic, nâng cao đáng kể hiệu suất liên quan. Công nghệ gấp logic là một trong những phương tiện thực tiễn quan trọng của "Định luật Thao", thông qua việc tổ chức lại bố cục đơn vị logic và cấu trúc liên kết bên trong chip, đạt được tối ưu hóa hiệu suất và mức tiêu thụ điện năng mà không cần dựa vào việc thu nhỏ quy trình tiên tiến. Điều đáng chú ý là, điều này có nghĩa là chip Kirin mới có thể không còn dựa vào quy trình nanomet tiên tiến nhất (như 3 nanomet hoặc thấp hơn), mà thông qua đổi mới kiến trúc chip để bù đắp những hạn chế về quy trình. Điều này có ý nghĩa sâu sắc đối với cục diện ngành công nghiệp bán dẫn toàn cầu — nếu công nghệ gấp logic có thể được xác nhận sản xuất hàng loạt, sẽ mở ra một con đường công nghệ mới cho các nhà thiết kế chip bị hạn chế bởi việc kiểm soát xuất khẩu các thiết bị như máy quang khắc EUV. "Định luật Thao" xây dựng một hệ thống tối ưu hóa phối hợp đa cấp xuyên suốt các cấp độ linh kiện, mạch, chip đến hệ thống. Khác với định luật Moore truyền thống chỉ đơn thuần theo đuổi việc thu nhỏ chiều rộng đường dây transistor, "Định luật Thao" xuất phát từ góc độ hằng số thời gian cấp hệ thống, tìm kiếm tối ưu hóa độ trễ xuyên cấp. Hà Đình Ba dự kiến, đến năm 2031, mật độ transistor của chip cao cấp dựa trên định luật này sẽ đạt mức tương đương với quy trình 1,4 nanomet. Điều này cho thấy Huawei có niềm tin lâu dài vào lộ trình công nghệ này, thiết lập cột mốc kỹ thuật rõ ràng cho việc nghiên cứu và phát triển chip trong năm năm tới. Chữ "Thao" được lấy trực tiếp từ tên của Hà Đình Ba, đồng thời cũng hàm chứa ý nghĩa mưu lược và hoạch định trong "văn thao võ lược". Chữ Hy Lạp τ (tau) trong vật lý thường được dùng để biểu thị hằng số thời gian, hô ứng với chủ trương lấy nén độ trễ làm cốt lõi của định luật này. Cách đặt tên này có nét tương đồng với cách Moore's Law được đặt theo tên người sáng lập Gordon Moore, làm nổi bật ý định của Huawei nói riêng và ngành công nghiệp bán dẫn Trung Quốc nói chung trong việc thiết lập tiếng nói công nghệ tự chủ. Trong bối cảnh chuỗi cung ứng chip toàn cầu đang tái cấu trúc và cạnh tranh công nghệ Trung-Mỹ tiếp tục diễn ra, việc đề xuất "Định luật Thao" không chỉ là một tuyên bố công nghệ, mà còn mang ý nghĩa biểu tượng của chính sách công nghiệp và chiến lược quốc gia.